1.3 高速串行传输技术的推动力
1.3.1 I/O技术的不断改进
1.工艺进步推动 I/O技术发展
随着集成电路和半导体技术的发展，当前的接口芯片制造工艺已经达到超深亚微米甚至纳米级。在工业界，德州仪器（TI）在 2009年推出的四通道 SerDes芯片 TLK3134，采用 90nm 制造工艺，其速度可以达到 30Gb/s，2012 年推出 65nm 工艺下的收发器TLK10034，支持 40G以太网标准。安华高科技公司在 2007年推出 65nm工艺下的 17Gb/s的 SerDes 芯片，最新更是推出 40nm 工艺下的速度达到 25Gb/s 的 SerDes 芯片。Xilinx公司在 2013 年 12 月推出 20nm 工艺下的 Virtex UltraScale GTY 收发器，最高支持32.75Gb/s，最大支持 120个收发器，峰值带宽可达 5.8Tb/s。Altera公司的 Stratix V GT FPGA采用 28nm工艺，集成了 28.05Gb/s的收发器。在学术界，Intel Santa Clara研究室在长度为 24in的 PCB走线上，采用 32nm CMOS工艺设计了一种速率为 11.8Gb/s的收发器。中国台湾国立大学设计了一款基于 FR4基板的接口电路，在 65nm CMOS工艺下达到 21Gb/s的传输速率。以色列 VLSI系统研究中心 Technion基于 Wave pipelined异步比特位流串行连接，设计了一款异步收发电路，使得数据周期降低到单门延迟级别，在65nm的工艺下，7mm铜金属互联数据传输速率达到 67Gb/s。半导体制造工艺的不断进步及接口芯片制造工艺的高速发展都极大地推动了高速 I/O接口的发展及普及应用。
2.低电压高速 I/O技术
随着集成电路工作频率的不断提高，常规的 CMOS 和 TTL 电平传输接口由于供电电压高、功耗高、转换速度慢等自身的电路特性和信号特点，已不再适应高速 I/O接口。为了实现高速信号传输节省功耗和降低成本，研究人员提出低电压低摆幅的信号传输技术，开发了 GTL、SSTL、LVPECL、LVTTL、LVDS、CML等多种电平标准的传输接口，用来代替传统全摆幅的 TTL和 CMOS电平的传输接口。其中，CML和 LVDS电路采用低电压小摆幅、差分信号传输，以及驱动模式，具有高速度、低噪声、低功耗和低成本等优点，广泛应用于多种高速串行传输协议的物理层电路中。
LVDS电路又称低电压差分信号，是 20世纪 90年代出现的一种数据传输和接口技术，由美国的国家半导体公司率先提出，并于 1996年制定为 IEEE标准。LVDS物理接口采用 1.2V电压，信号逻辑摆幅很小，一般只有 350～400mV，能实现快速反转，因此传输速度可以很快。LVDS 具有恒定电流、低电压摆幅、低边沿速率、奇模差分信号等电气特性，因而在传输过程中只产生很低的电磁干扰，对共模输入噪声信号有更强的抵抗能力。LVDS 使用恒定的电流源驱动器，随着工作频率的增加，其电源电流仍保持平坦，因此，恒定电流驱动模式大大降低了 LVDS的功耗。
LVDS 的核心是采用低电压低摆幅将数据高速差分地传输出去，可以实现点对点或者一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，适合长距离传输，能够在广泛的应用领域中解决高速数据传输的瓶颈问题。
CML（Current Mode Logic）技术起源于 ECL，来自于通用电气公司，是继 ECL和LVDS之后出现的一种传输差分信号的非官方标准的高速串行接口技术。CML是点对点的高速传输接口，其端接电阻一般都在发送器或者接收器的内部芯片中实现，无须任何外接电阻。CML技术采用低电压摆幅、差分信号传输和电流驱动模式，具有高速度、低功耗、低噪声和低成本等优点，在高速传输领域具有广阔的应用前景。目前，传输速率在 2.5Gb/s以上的串行接口电路一般都会采用 CML技术。根据不同的设计方法和制造工艺，CML的数据传输速率可以达到几 Gb/s甚至十几 Gb/s。
3.差分高速 I/O传输技术
随着制造工艺的进一步提高，电路集成度的加大，供电电压的降低，以及速度的提高，使得噪声和功耗对电路性能的影响日益凸显出来，传统的单端信号传输不再适应高速数据通信。高速数据通信中信号的完整性越来越引起人们的关注，为了解决噪声和功耗等对电路性能的影响，提高信号完整性，差分信号传输技术应运而生。
差分结构最大的优点在于其能有效抑制噪声，同时能增加输出摆幅，显著降低系统的功耗。差分信号传输采用两条传输线传输互补的两个信号，在接收端接收到的信号是两个互补信号的电位差，这个差值称为差分信号。一般情况下，外界噪声对两个信号的干扰是相同的，因此差分传输具有很强的抗干扰能力。
在高速数字 PCB设计中，运用差分传输线传输高速信号是控制破坏信号完整性因素的有效措施之一。差分传输线具有抗噪声、抗干扰、有效抑制返回路径引起的地噪声和电磁耦合干扰及信号失真的优点，是高速互联中常用的传输方式。数据传输速率上升到吉比特以后，越来越多的串行电路采用了差分信号的形式，用于提高信号的完整性和减轻电磁干扰。同时，采用差分电路设计的通信系统无论在性能指标还是电磁兼容方面都明显比传统的基于单端设计的系统性能要优越。
差分信号传输相对于单端信号传输而言，存在以下优点。
（1）抗干扰能力强。因为差分走线由两根走线紧密耦合，当外界存在噪声干扰时，几乎同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
（2）能有效抑制 EMI。同样的道理，由于两根信号的极性相反，它们对外辐射的电磁场可以相互抵消，耦合得越紧密，泄漏到外界的电磁能量就越少。
（3）时序定位精确。由于差分信号的开关变化位于两个信号的交点，而不像单端信号那样依靠高、低两个阈值电压判断，因而受工艺、温度的影响小，能降低时序上的误差，同时也更适合于低幅信号的电路设计。