![片上系统设计思想与源代码分析](https://wfqqreader-1252317822.image.myqcloud.com/cover/301/688301/b_688301.jpg)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
6.4 音频编解码芯片
音频编解码芯片完成数字音频和模块音频之间的相互转换,如图6-6所示为UDA1341TS的框图。可以看到,除了DAC和ADC,还包括数字接口、数字混合、内插滤波、噪声整形、L3接口等。数字接口完成IIS接口与DAC/ADC之间的转换,数字混合、内插滤波、噪声整形为音频信号处理,L3接口通过控制寄存器实现对UDA1341TS的工作状态的控制。
![](https://epubservercos.yuewen.com/54D051/3590509604582801/epubprivate/OEBPS/Images/figure_0127_0003.jpg?sign=1739275491-5ztB5wubSedEx96d05pTq5d1OOOwXnFb-0-6f5d02c7ff4ad94e5d5333a1561ad2af)
图6-6 音频编解码芯片UDA1341TS的框图
L3接口时序如图6-7所示。首先送入8位地址选择所要读写的寄存器,然后送入数据字节。数据字节数可以大于1。L3MODE信号为0表示地址周期,L3MODE信号为1表示数据周期。L3CLOCK是时钟输入,而L3DATA为数据输入/输出。L3接口地址周期的细节如图6-8所示,数据周期的细节如图6-9所示。
![](https://epubservercos.yuewen.com/54D051/3590509604582801/epubprivate/OEBPS/Images/figure_0128_0001.jpg?sign=1739275491-B4Ws9mg19HyYrJW6zn6lEbQDUE7oyyIS-0-150b1b1b321e6b949fe0b6a316b1def2)
图6-7 L3接口总体时序
![](https://epubservercos.yuewen.com/54D051/3590509604582801/epubprivate/OEBPS/Images/figure_0128_0002.jpg?sign=1739275491-Hgbb2sdpDLQyGVLx8NoDid1isDSuauwJ-0-6fa3c996afa30db05b98b291fc3ffd3c)
图6-8 L3接口地址传输时序
![](https://epubservercos.yuewen.com/54D051/3590509604582801/epubprivate/OEBPS/Images/figure_0128_0003.jpg?sign=1739275491-DsldqFyPPeL9yq3CM4IEzN5rv0ns2i1Y-0-e18b11af6dc4b0355413ee2f120e5380)
图6-9 L3接口数据传输时序